藍(lán)牙 rc提取-歐普蘭

我司能提供項目需求的無源器件模型庫，項目人員可以按需選用。并針對當(dāng)前ic設(shè)計碰到的諸多問題，提供無源器件綜合的流程方案，為項目無源器件綜合提供指導(dǎo)：

（1）      

我司提供器件指標(biāo)優(yōu)化方案，根據(jù)項目實際需求，生成-目標(biāo)值的模型；提供掃描方案，幫助項目進(jìn)行器件尺寸掃描遍歷，方便設(shè)計參數(shù)值和ic面積或成本上的折中取舍。

（2）      

我司提供流程方案，對器件尺寸調(diào)整，來節(jié)約版圖面積，尤其對于電感這種占用較大面積器件，要充分考慮其面積調(diào)節(jié)，-版圖面積較高的利用率。

（3）      

我司提供流程方案，對模型長寬比合理調(diào)整，來適應(yīng)版圖不規(guī)則區(qū)域放置，-版圖布局正常進(jìn)行。

（4）      

針對-工藝中，pdk無法提供的無源器件模型問題，按照我司提供的器件綜合流程可生成無源器件模型，并滿足指標(biāo)要求。

（5）      

針對項目設(shè)計中，涉及的非常規(guī)復(fù)雜無源器件，我司能夠提供支持，協(xié)助建模。

隨著數(shù)據(jù)鏈路和內(nèi)存鏈路的不斷發(fā)展， 芯片之間的 io 接口速度已超出 10gb/s。 但信號

帶寬受到 io 電容的-影響， 為了消除 io 電容造成的信號損耗， 原始的方案是使用高靈

敏度接收單元或者增添均衡器， 但這樣會增加額外電路成本和功耗， 所以降低 io 電容是一

個研究方向。

io 電容有多個組成部分， 占比的是 esd 結(jié)構(gòu)電容（因為要提供滿足要求的 esd 容

限，導(dǎo)-容較大），為了滿足 2kv hbm 和 500v cdm 等 esd 設(shè)計要求， esd 電容很難做小，

例如，vco芯片設(shè)計， 將其降到 0.4pf 非常困難。

除了 esd 電容外， 金屬走線、 有源器件、 開關(guān)等的寄生電容對 io 電容也有貢獻(xiàn)， 因此，

將 io 電容控制在 1pf 是比較困難的